芯璐科技的PSoC将MCU（控制与软件）+ ArkAngel® eFPGA（可重构逻辑）+ 片上外设与安全能力集成于单芯片，以“软件可升级 + 硬件可重构”实现系统级灵活性，显著缩短产品迭代周期并降低 BOM 与 NRE 成本。

相较于以多芯片合封实现功能扩展的SiP方案，PSoC 通过单芯片集成减少芯片间互联与封装级暴露面，能够在更小攻击面下实现配置/密钥/逻辑的安全保护，同时降低互连失效与系统复杂度，从而获得更高的整体可靠性与一致性（能力与实现方式可按型号配置）。

可重构元素是 PSoC 的核心：客户可按需加载或更新 eFPGA 配置，在不更换主芯片的情况下实现协议适配、数据路径加速、接口扩展与功能修订，显著降低硬件返工风险并提升平台复用效率。

典型适用场景：工业控制与伺服、接口/协议桥接、边缘传感融合与实时处理、智能电源与能源管理、产品功能快速迭代与定制化平台。

核心价值

· 单芯片异构融合：MCU 负责控制与实时任务，eFPGA承担并行逻辑、数据路径与可定制安全逻辑，协同提升性能与确定性。

· 可重构升级：快速修订时序、协议栈、接口桥接与算法/逻辑模块，降低硬件重版风险。

· 高总线带宽灵活转换：通过可重构互联与数据通路，实现片上/片外高速数据在不同总线与接口间的低延迟转换与适配（按型号配置）。

· 多协议接口复用：同一套硬件资源可在不同产品形态间复用，按需切换/复用多种通信协议与接口功能，减少专用桥接芯片与硬件重版。

· 系统降本：减少外置 CPLD/FPGA/桥接芯片及部分分立安全器件，降低 BOM、PCB 面积与系统复杂度。

· 安全可信：支持安全启动、密钥隔离、配置加密/认证、逻辑锁定与生命周期管理。

· 开发闭环：配套 ArkAngel® 工具链，从 RTL 到 Bitstream 及系统参考设计，加速量产导入。

系统组成（按需求选择）

· 通用处理子系统：Arm Cortex-M / RISC-V+ 中断与 DMA + 实时定时器

· ArkAngel® eFPGA 子系统：LUT/BRAM/DSP，用于协议/数据路径/并行逻辑加速

· 片上存储：SRAM/Flash、eFPGA 配置存储

· 高速/通用外设：SPI/QSPI、I²C、UART、CAN/CAN-FD、PWM、ADC、以太网 MAC、USB、MIPI、SDIO、PCIe/SerDes

· 安全子系统：TRNG、AES/SHA、PUF/密钥存储、安全调试与防回滚

· 时钟与电源管理：低功耗模式、时钟门控、DVFS